(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-218357 (43)公開日 平成5年(1993) 8月27日

(51) Int.CL.5	識別記号	庁内整理番号	FΙ	技術表示箇所	
HO1L 27/115					
G 1 1 C 16/06					
HO1L 29/788					
		8728-4M	H01L	27/10 4 3 4	
		9191-5L	G11C	17/00 309 C	
			審査請求 有	請求項の数14(全 9 頁) 最終頁に続く	
(21) 出願番号	特願平4-216950		(71)出願人	390019839	
				三星電子株式会社	
(22) 出願日	平成4年(1992)8	月14日	大韓民国京徽道水原市八達区梅灘 3 洞416		
			(72) 発明者	徐康族	
(31) 優先権主張番号	1991 P 1	1 P 14096		大韓民国京畿道安養市飛山洞341ニュータ	
(32) 優先日	1991年8月14日			ウンアパート16棟206号	
33) 優先権主張国	韓国 (KR)		(72)発明者		
				大韓民国ソウル特別市九老区九老 5 洞23番	
				地宇成アパート 1棟909号	
			(m 4) (h mm 1	弁理士 高月 猛	

(54) 【発明の名称】 電気的消去可能でプログラム可能な読出し専用メモリ

(57) 【要約】

【目的】過度消去現象を防止でき、また消去されたセル のしきい電圧を最適の状態とできるようなNAND論理 型のEEPROMの提供。



【特許請求の範囲】

【請求項1】 チャネルがピットラインと接触電圧増と の間に直列に接続され、各ワードラインにゲートがそれ ぞれ接続された複数のセルトランジスタを有するメモリ ストリングを備えた電気の消去可能でプログラム可能な 数出し専用メモリにおいて、

第1消去動作で、ピットライン選択信号を第1地圧とし でピットライン選択トランジスタのゲートに印加し、そ してセルトランジスタのゲートに消去機圧を印加する ことで、各セルトランジスタを一括的に消去し、

第2第五条件で、セルトランジスタの内の向れかを選択 してゲートに第2電圧を印加すると共に、選択されたセ ルトランジスタと接触電圧端と印間に位置するセルトラ ンジスタのゲートには第3電圧を印加し、ピットライン と選択されたセルトランジスタとの間に位置するセルト 20 ランジスタのゲートには第2電圧を印加し、そしてビットライン選択信号を第2高電圧としてビットライン選 駅トランジスタのゲートに印加することで、選択された セルトランジスタのドレインに第1高電圧を加えるよう にすることにより、セルトランジスタのドレインに第1高電圧を加えるよう にすることにより、セルトランジスタのしきい電圧の 態がなされるようになっていることを特殊とする電気的 前去可能でプロテム可能が実出し、雇用メモリ、

【講求項3】 高電圧供給手段は、第2消去動作時にの みピットライン選択トランジスタを選じて第1高電圧を 出力するようになっている請求項1記載の電気的消去可 能でプログラム可能な設出し専用メモリ。

[請求項4] 第2高電圧は、第1高電圧のレベルと同 じかそれ以上とされている前求項1~請求項3の何れか 配載の電気的消去可能でプログラム可能な説出し専用メ モリ。

【請求項5】 複数のワードラインと複数のピットライ 40 ンとを有する一括消去型の電気的消去可能でプログラム 可能な誘出し専用メモリにおいて、

各ピットラインにそれぞれ接続されて第1 高電圧を供給 する高電圧供給手段と、第1高電圧をチャネルの一端に 受けるようにされ、第1電圧又は第2高電圧レルルのピ ットライン選択附号をゲートに受けるようにされたビッ トライン選択トランジスタと、ビットライン選択トランジスタのティネルの他衛領からテャネルが拡弾接続され、ゲートに第2高電圧を受けて非選択とされるセルト オーンジスタン と映画を送りにイル選択とされるセルト れ、第2個圧をゲートに受けるようにされた接地接続 ランジスタと、接地複雑トランジスタのデャネルの他場 からチャネルが値列接続され、ゲートに第2個圧を受けて 非選択とされるセルトランジスタと、前巡算2高個匠 を受けて非選択とされるセルトランジスタとの間に労 圧を受けて非選択とされるセルトランジスタとの間にデ ャネルが値列に接接され、ゲートに第3個圧を受けて選 扱とされるセルトランジスタとを備えていることを とする電気的消失可能でプログラム可能な鋭出し専用メ 本別

【請求項6】 第1電圧は接地電圧で、第2電圧は電減 電圧である請求項5記載の電気的消去可能でプログラム 可能な輸出し専用メモリ。

【請求項7】 第3電圧は、選択とされるセルトランジスタに設定のしきい電圧である請求項5配載の電気的消去可能でプログラム可能な誘出し専用メモリ。

【請求項8】 第2高電圧は、第1高電圧と同じかそれ 以上の値をもつ請求項5配載の電気的消去可能でプログ ラム可能な読出し専用メモリ。

(請求項 9 】 ピットラインから接触電圧端の間に手ゃ ンネルが底列に接続され、各ワードラインにゲートがそれぞれ接続された複数のセルトランジスタを有するメモ リストリングと、ピットラインとスモリストリングとの 間に接続されたストリング選択トランジスタと、メモリ ストリングと接地電圧場との間に接続された接触接続ト ラジスタと、第1百個圧を統計するとめにピットライ に接続された高低圧能計手段と、高電圧供給于段とメ モリストリングとの間にチャネルが接続されたピットライ イン選択トランジスタとを備えた電気的消去可能でプロ インミングをは出れる。

ピットラインの選択トランジスタのゲートに第1電圧を印加し、各セルトランジスタのゲートに所定レベルの消去電圧を印加し、そしてストリング選択トランジスタのゲートに第3電圧を印加なる第1割去過程と

セルトランジスタの内の向れかを選択してゲートに第2 蟹圧を印加し、ピットライン選択トランジスタのゲート、ストリング選択トランジスタと選択されたセルトランジスタク の間に位置する非選択のセルトランジスタのゲートに発 2 高電圧を印加し、接地接続トランジスタのゲートに発 び選択されたセルトランジスタと透地接続トランジンスタ の間に位置する非選択のセルトランジスタのゲートに発 の間に位置する非選択のセルトランジスタのゲートと 第3 電圧を印加する第2 消去巡程とを、連続的に行うよ うになっていることを特徴とする電気的消去が能でプロ グラム可能な競出し等用メモリの消去が底。

トライン選択トランジスタと、ピットライン選択トラン ジスタのチャネルの他端側からチャネルが塩列接続さ れ、ゲートに第2高低圧を受けて非選択とされるセルト ランジスタと、接機電圧端にチャネルの一端が接続さ 50 ゲートに第2電低を印加し、このセルトランジスタを応 ランジスタと、接機電圧端にチャネルの一端が接続さ 50 ゲートに第2電圧を印加し、このセルトランジスタを応 いた残りのセルトラシジスタのゲート、ピットライン選択トランジスタのゲート、及びストリング選択トランジスタのゲートに第2高電圧を印加する段階から始まり、接地接続トランジスタのゲートに第3電圧を印加し、セルトランジスタの内のストリング選択トランジスタに隣接したセルトランジスタのゲートに第2電圧を印加し、このセルトランジスタのゲートに第2電圧を印加し、このセルトランジスタのゲートに第2電圧を印加け、ビットライン選択トランジスタのゲートに第2高電圧を印加する段階に到るまで、接地電圧増加・10億0でルトランジスタのゲートに第2高電圧を印加する段階に到るまで、接地電圧増加・10億0でルトランジスタがら解放に各セルトランジスタについて実施される部東環り記載できるサルトランジスタについて実施される部東環り記載できるサルトランジスタについて実施される部東環り記載できるサルトランジスタにプレブタム可能が放出し、専用人を目の報告が表

【請求項11】 第2電圧は、選択されるセルトランジ スタに設定のしきい電圧である請求項9又は請求項10 の何れか記載の電気的消去可能でプログラム可能な読出 し専用メモリの消去方法。

【請求項12】 第2高電圧は、第1高電圧のレベルと同じかそれ以上である請求項9又は請求項10の何れか 記載の電気的消去可能でプログラム可能な設出し専用メ 20 モリの消去方法。

【請求項14】 半導体基板上に連続して配置されたソース拡散策域。チャネル環域、ドレイン拡散策域の3 債 域 たに、トンネル経験域、プロティングゲート、第2 総経験、消解ゲートを順次形成してなる電界効果形トラ 40 シジスタをメモリセルとして備えた電気的誇去可能でプログラム可能が設計し等用メモリにおいて、

定電頻整電機制限回路とかなくとも1個の電路起燃業子 とメモリセルのドレイン拡散策域とを順次に直列接続 し、そして定電接型電流制限回路の一端を第1相圧線の 正極に接続し、メモリセルのソース拡微機域を直接収す 間接的に設第1 電圧源の負権に接続して第1電圧源の電 流軽路を形成し、制御ゲートにはソース拡散複減とドレ イン蒸散複減との初期電位差の中間の電圧を有するゲー 海電路の正常を接続し、終生、中国で開か電とを対 又は間接的にソース拡散領域に接続していることを特徴 とする電気的消去可能でプログラム可能な読出し専用メ エコ

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的消去可能でプラグラム可能な該出し専用メモリ(EEPROM)、特に NAND論理型の一括消去型電気的消去可能でプログラ ム可能な読出し専用メモリ(Flash-EEPRO M)に関する。

[0002]

「従来の技術」一般に、不解発性とモリデバイスの一つ むあるEEPRのMは、メモリデバイスの高集様化に伴って、NAND強調の構造を用いる傾向にある。このよ うなNAND強調金は、それぞれが1つのビットを発生 ちるストリングを備えてなっている。1単板のストリン グはストリング選択トランジスタと接地接続トランジス タとの間に直列接続されたセルトランジスタ(8又は1 6個)を有している。

0 [0003] このセルトランジスタは制御ゲート及びフローティングゲートを有しており、情報の記憶は、フローティングゲートに電子を注入するか、そこから電子を放出することによりセルトランジスタのしきい電圧を変化させて行われる。

[0004] このような従来のNAND型のEEPRの Mとして、IEEE Journals of Solid - State Circu it の89年8月号1238~1243頁次590年4 月号417~424頁に関示の技術がある。この論文に 関係のNAND型EEPROMの1単位のストリングの 等価関格を図11に示す。

【0005] 同図に示すように、ストリングはセットラインBLと接地電圧Vss端の間に設けられ、直次持続された8億のセルトランジスタCT1~CT98億人でおり、また、ストリングを選択するストリング選外トランジスタSTと、プロウタム(書込み)時に七ル電流を接地電圧Vss端に液す接地接続トランジスタCT2が設けられている。そして、ストリング選択トランジスタCT2が設けられている。そして、ストリング選択トランジスタCT1~CT8のグートにはストリング選択ラインSSLが接続され、またセルトランジスタCT1~CT8のグートにはサードラインWL1~WL8が接接されてあり、そして接触接続トランジスタCTのゲートには接地選択ラインGSLが接続されている。

[0006] 図12の動作別ゲート電圧一覧表を参照し で図11の回路の動作を説明する。この種のメモリには 動作状態として、プログラム、読出し、消去の3種があ るので、顔を辿って説明する。

機軽軽を形成し、制御ゲートにはツース拡散製造とドレ イン被散製法との初期電位整の中間の電圧を有するゲー ト機形限の圧感を接続し、読ゲート量圧源の角集を直接 50 ンWL1~WL8 には消光量圧Ve τ として13 Vが明 加される。これにより、トンネル現象によるF-N電域 (Powler-Nordhia 電が)で、セルトランジスタの基域 から電子がストリング内の全てのフローティングゲート に注入されて、すべてのセルの情報は消去される。この とき、セルトランジスタのしきい電圧は2~3Vにな

1000 81 次に、6番目のセルトランジスタCT6を 選択してプログラム (海込み) する場合を説明する。選 択されるセルトランジスタCT6より図中上方のストリ ング選択ラインSSLと5番目までのワードラインWL 10 - WU 5.6には20 Vのプログラム衛圧V pr が印加さ れ、一方、選択されるセルトランジスタCT6のワード ラインWL6 とそれより図中下方のワードラインWL 、WL8、及び除地選択ラインGSLにはのVが印加 されるこれにより、選択されたセルトランジスタCT 6においてフローティングゲートにあった選手がドレインに高端界 が形成され、フローティングゲートにあった選手がドレインに放けされる。このときのセルトランジスタCT6

【0010】図13に、消失されたセル (曲線12) と プログラムされたセル (曲線11) の電流・電圧特性を 示す、消失されたセルのしきい電圧V th eri2マー3 Vの感阻に、プログラムされたセルのしきい電圧V th prは 4 ~ − 3 Vの範囲に設定されていることが分かる。

[0011] 上記のようにして消去されたセルのしきい 電圧の分布の詳細を図14に示した、消去後には2~3 40 Vの範囲にしきい電圧が設定されなければならないにも かかわらず、2 V以下又は3 V以上のしきい電圧を有す るセル21、22、2 3が存在する。これは、高無痕に よるセルの不ち一性のために誘発されたものである。す なわち、消去糖件は単位ストリング内にあるすべてのセ ルに対して同時に行なわれるので、セルが不均一である と、消去不足(under-erssed;しきい電圧3 V以上)の セルと連動消去(over-erssed;しきい電圧3 V以上)の セルを生じてしまう。そこで、これもを適正なしきい電 圧に顕着するため精夫動情を挙行ことが考えられるが、50

しかしこの場合、温到情去されたセルはさらに高いしき い電圧となってしまう。このような状態。例えば、図1 1 において3 番目のセルトランジスタC T 3 が透明情去 されてしまい電圧が5 V以上となってしまった状態を仮 どしてみると、数形し時にセルトランジスタC T 6 の状態 では 1 大き できず選択されたセルトランジスタC T 6 の状態 を設出すことができない結果となる。また、透明情去されたセルをプログラムしようとしても、希望するデータ が配管されないたアとかる。

[0012]

【発明が解決しようとする課題】したがって本発明の目 的は、セルの不均一性にかかわらすしきい電圧を略一定 とできるようにすることにある。また、消去されたセル のしきい電圧を最適の状態とすることができるようなデ パイスを提供することも目的とする。

[0013]

【課題を解決するための手段】このような目的を達成す るために本発明によるEEPROMは、チャネルがピッ トラインと接地電圧端との間に直列に接続され、各ワー ドラインにゲートがそれぞれ接続された複数のセルトラ ンジスタを有するメモリストリングを備えたEEPRO Mにおいて、メモリストリングに第1高電圧を供給する ための高電圧供給手段と、高電圧供給手段とメモリスト リングとの間にチャネルが接続され、ピットライン選択 信号をゲートに受けるようにされたビットライン選択ト ランジスタとを備え、第1消去動作で、ピットライン選 択信号を第1 電圧としてピットライン選択トランジスタ のゲートに印加し、そしてセルトランジスタのゲートに は消去電圧を印加することで、各セルトランジスタを一 括的に消去し、第2消去動作で、セルトランジスタの内 の何れかを選択してゲートに第2電圧を印加すると共 に、選択されたセルトランジスタと接地電圧縮との間に 位置するセルトランジスタのゲートには第3番圧を印加 し、ピットラインと選択されたセルトランジスタとの間 に位置するセルトランジスタのゲートには第2高番圧を 印加し、そしてビットライン選択信号を第2高電圧とし てピットライン選択トランジスタのゲートに印加するこ とで、選択されたセルトランジスタのドレインに第1高 電圧を加えるようにすることにより、セルトランジスタ のしきい電圧の調整がなされるようになっていることを 特徴とする。

[0014]

(作用) このような2段階の消去を用い、フローティン グゲート上の電子をドーN電流により移動させることで セルトランジスタのしきい電圧を開整できる。すなわ ち、まず第1消去では、セルトランジスタのソースを低 電位、ゲートを希慮位にして、フローティングゲートに 基板側から電子を吸い寄せて正常消去あるいは温期消去 50 をする。次いで数2消去では、ソースを低無化、ゲート

7 を消去しきい電圧に対応する中間電位に設定し、ドレイ ンには高電位を定電流源から供給して、過剰消去回復の ためドレイン側に電子を吸い出し、定量流源より供給さ れる電流によって中和する。

【0015】特にNAND型構造に適用する場合は、直 列に接続されたセルトランジスタを低電位側から高電位 側に、順次1個づつ回復させる。このとき、未処理の高 電位側セルトランジスタには十分高いゲート電位を与え て導通状態にし、処理済みの低重位値セルトランジスタ には読出し時と同じ低い導通ゲート電位を与えておくよ 10 うになっている。

【0016】より具体的に説明すると、第1消去動作で は、高電位のゲートと低電位のソースによって形成され る電界により中間位置に配置されたフローティングゲー トに基板側から電子が注入される。これは Fowlor-Nord heim型トンネル効果 (すなわちF-N重流) によって牛 じる。これをNAND型構造に適用すると、直列に接続 されたセルトランジスタの全部が導通状態のため、全部 同時に消去動作が実行される。このとき、一部のセルト 蓄積されてしきい電圧が過大になってしまう場合があ る。この現象を過剰消去と呼んでいる。

【0017】第2消去動作において、あるセルトランジ スタが過剰消去状態であると仮定すると、該セルトラン ジスタは、そのゲート電位が上記のように消去しきい電 圧に対応する中間量位に設定されると非漢涌状態とな り、このときドレインには定重流電源の電源電圧である 高電位が印加される。したがって、トンネル効果により フローティングゲート上の過剰電子がドレイン側に吸い 出されて過剰消去が回復・正常化し、その結果、導通状 30 態になる。このようにして正常化すると (又は初めから 正常であると)、ドレイン-ソース間の抵抗が低下する のでドレイン電圧は降下する。この結果、電子の吸い出 しは停止し、そのときゲート電位に対応したしきい截圧 が自動的に得られる。

【0018】以上のようにする結果、しきい電圧のパラ ツキを軽減できるから、微細加工を利用した大容量メモ リの実用化に好適である。

[0 0 1 9]

【実施例】以下、本発明の実施例を添付の図面を参照し 40 て詳細に説明する。図1に本発明の実施例によるNAN D型EEPROMの1単位のメモリストリングの等価回 路を示す。尚、図11に示す従来例と同様の部分には同 じ符号を付し、重複する説明は省略する。

【0020】図示のように、ストリング選択トランジス タST、接地接続トランジスタGT、及び8個のセルト ランジスタCT1~CT8の構成は図11のそれと同様 のものであるが、これに加えて、高電圧Vpb端とピッ トラインBLとの間に高電圧供給手段100とピットラ

5.

【0021】ただし、同図では高電圧供給手段100と して独立電流源を使用しているが、図3に示すような電 流一重圧特性を有するものであれば、どの様なものでも よい。尚、図3中のIpbは電源に適用される高徹圧の 電流を示し、VBLはピットラインの電圧を示す。

【0022】図2には本実施例の回路の消去動作時に使

用される印加電圧の状態を示す。同図より、消去動作は 第1消去動作(全体消去)と第2消去動作(消去調整) とに分かれていることがわかる。 すなわち、第1消去動 作は図11に示した従来例と同様にメモリストリング単 位でセルを消去する過程であり、第2消去動作は前述の ように過剰消去されたセルトランジスタのしきい電圧を 適切なレベル (2~3V) に顕整するための過程であ る。

【0023】図8はセルトランジスタの動作を示す説明 図であり、図中のトンネル部絶縁膜は厚さ100人の酸 化膜である。

【0024】図2及び図8Aを参照すると分かるよう ランジスタではフローティングゲートに過剰量の電子が 20 に、第1消去動作においてはビットラインBL及びビッ トライン選択トランジスタ200のゲート (SBG) に はOVが供給される。したがってビットライン選択トラ ンジスタ200はターンオフしているので、高電圧供給 手段100の出力である高電圧VpbはピットラインB Lに影響を与えない。ストリング選択トランジスタST 及び接地接続トランジスタGTのゲートには5Vが印加 され、結果としてソース電位は約0Vになっている。そ してすべてのセルトランジスタCT1~CT8のゲート には13Vの消去電圧Vcrが印加される。その結果、 基板側よりフローティングゲートに電子が注入される。

【0025】このようにして第1消去動作が完了された 後の、各セルの電流-電圧特性及びしきい電圧の分布が 図4及び図5にそれぞれ示されている。ただし、図中の IDSはドレインとソースとの間の電流、VGはゲート 電圧、Vtはセルのしきい電圧を示す。図示のように、 消去されたセルのしきい電圧は適正なしきい電圧V+h e c より高くなっていることがわかる。これはすなわ ち、過剰消去された状態にあるものである。尚、図4及 び図5においては説明のためにストリングにあるすべて のセルが過剰消去された場合を表しているが、一部のセ ルのみを過剰消去することも勿論可能である。

【0026】第2消去動作は、第1消去動作によって過 剥消去されたセルのしきい電圧を適正なしきい電圧V t hec、例えば2V~3Vに最適化する動作である。こ れは8番目のセルトランジスタCT8から1番目のセル トランジスタCT1まで順次行われる。

【0027】まず、セルトランジスタCT8のしきい電 圧を最適しきい電圧Vthccに調整するために、ビッ トライン選択トランジスタ200のゲートにゲーティン イン選択トランジスタ200とが直列に接続されてい 50 グ用高電圧Vppbを印加し、1番目から7番目までの

セルトランジスタCT1~CT7のゲートにもVnn b、例えば消去電圧Verと同値の13Vを印加する。 勿論、ストリング選択トランジスタSTのゲートにもV ppbが印加される。この結果、高電圧供給手段100 による高電圧VpbがセルトランジスタCT8のドレイ ンに印加される。このとき、セルトランジスタCT8の ゲートには最適しきい電圧対応電圧Vthg、例えば4 Vが供給される。この場合、ゲーティング用高電圧Vp pbのレベルは、高電圧VpbがセルトランジスタCT 8のドレインまで達するのに十分なレベルにある必要が 10 ある。そして、最適しきい電圧Vthecのレベルは2 ~3 Vのレベルに設定される。

【0028】これをより明確に理解するために、図8B を用いて説明する。セルトランジスタCT8のドレイン に印加される高電圧Vpbのレベルがゲートに印加され るVthgより高いので、フローティングゲートにある 過剰電子(第1消去後にしきい電圧を高くする要因であ る) がドレインの方に、トンネル現象により100人の 酸化膜(トンネル部絶縁膜)を通って移動する。すなわ ち、しきい電圧が最適しきい電圧Vthecになるまで 20 プログラム動作が遂行されるものである。

【0029】セルトランジスタCT8のしきい電圧が最 適しきい電圧Vthecのレベルに到達すると、セルト ランジスタCT8はターンオンして高電圧供給手段10 0による電流Inbを流すようになる。この電流Inh がターンオンされたセルトランジスタCT8を通じて接 地電圧Vss端に流れるので、セルトランジスタCT8 のドレインに印加された高電圧Vpbのレベルは図3示 した高電圧供給手段100の電流-電圧特性にしたがっ て低下する。したがって、セルトランジスタCT8にお 30 去動作を行う場合の実施例を示す電圧状態図。 いてはこれ以上の自動プログラム動作は行われないこと がわかる。

【0030】その次に順次遂行されていくセルトランジ スタCT7、…、CT1に対する動作過程も上記と同様 に行なわれる。 すなわち、第2消去動作が行なわれるセ ルトランジスタのゲートにのみ最適しきい電圧対応電圧 Vthgが印加され、一方、酸セルトランジスタとピッ トラインとの間に位置したセルトランジスタのゲートに はゲーティング用高電圧Vppbが印加されると共に、 該セルトランジスタと接地電圧端との間に位置したセル 40 トランジスタ (既に第2消去動作が完了して確正のしき い電圧を有するものである)のゲートにはターンオン能 圧5 Vが印加されるものである。このような操作によっ て、図7に示すように、セルトランジスタのしきい電圧 は適正なレベルVthecに最適化されることがわか

【0031】図9は、実際のEEPROMセルアレイ上 での本発明の実施例を示す。そして図10で、図9の実 施例において使用される信号の電圧波形とそのタイミン グを示す。図9のメモリセルアレイの等価回路図におい 50 出し時の電圧の状態を示す説明図。

ては、高電圧供給手段100としてP形MOSトランジ スタを使用している。このP形MOSトランジスタのゲ ートを制御する回路110はクロックΦにより出力が決 定される。Vrefは所定の基準電圧である。図10か らわかるように、クロックΦのレベルが5 VとなってN MOSトランジスタ101をターンオンさせなければ第 2 消去動作は遂行されない。1 つのワードラインに連結 されたセルトランジスタは1つのページを成しており、 前述の第2消去動作は8ページから1ページまでページ 単位で順次行われる。

【0032】上述の本発明の実施例で使用されたゲーテ イング用高電圧VppbはEEPROM内で通常的に使 用される高電圧発生回路を利用して発生させることがで きるものである。

【0033】以上の説明では、NAND論理型のEEP ROMのメモリセルの消去動作に伴う過剰消去を回復さ せる目的についてのみ述べたが、本発明はこのような消 去動作に限定されるものではない。

[0034]

【発明の効果】以上述べてきたように本発明によるNA ND型EEPROMは、過剰消去されたセルを最適のし きい電圧に調整できるので、セルの不均一性による影響 を受けることがなく、高集積化に大変有利であるばかり でなく、過剰消去を確実に防止できるのでデパイスの信 頼性が向上するという効果がある。 【図面の簡単な説明】

【図1】本発明の実施例によるNAND型EEPROM の1単位のストリングの等価回路図。

【図2】図1の実施例において第1消去動作及び第2消

【図3】図1の実施例における高電圧供給手段の電流-價圧特件図.

【図4】図1の実施例の第1消去動作後のセルの電流-煮圧特件図.

【図5】図1の実施例の第1消去動作後のセルのしきい 爾F分布図.

【図6】図1の実施例における第2消去動作時に選択さ れたセルの等価回路図。 【図7】図1の実施例の第2消去動作後のセルのしきい

電圧分布図。 【図8】 セルトランジスタ内での電子の移動状態を示す

【図9】本発明をEEPROMのメモリセルアレイに適


用した場合の実施例を示す回路図。 【図10】図9の実施例の第1消去動作時ルバ第2消去

動作時の各要部の電圧波形図。 【図11】従来のNAND型EEPROMの単位ストリ ングの等価回路図。

【図12】図11の回路における消去、書込み、及び跡

[図4]

11



[図14] 図11の回路における消去されたセルのしき い電圧分布図。 【符号の説明】

CT1~CT8 セルトランジスタ

ST ストリング選択トランジスタ

GT 接地接続トランジスタ

BL ピットライン

WL1~WL8 ワードライン


100 高電圧供給手段

200 ピットライン選択トランジスタ


[図1] [図2] [図3]

[89 6] [89 7] Wt.4 | | Gt.6 | Gt.5 |

	[図12]			[図13]	[图14]	
BL SSI WL WL WL	5V 13V 2 13V 3 13V 4 13V 5 13V 7 13V	章込み 20V 20V 20V 20V 20V 20V 20V 20V 20V 0V	数据 U 5V 5V 5V 5V 5V 5V 5V 5V 5V 5V 5V	50 40 40 43 30 11 30 10 0 -5 0 5	100 10.0 22 0.1 0.01 21	
GSI	3 13V 5V	0V 0V	5V 5V	% E[V]	0 1 2 3 4 5	



[図10]



フロントページの続き

(51) Int. C1.5 H O 1 L 29/792 識別記号 庁内整理番号 F I

H01L 29/78 371

技術表示箇所